PTO1 Rec'd PCT/PT 2.1 JAN 2003

Silicide Regers are formed at electrode lead-out portions of p-n junction diodes which are connected in parallel and in directions opposite to each other between the gate and source of a junction field effect transistor. Accordingly, the time to stabilize an electret condenser microphone is shortened.

5

10

15

Specifically, as for the diode Di2 area, a p*-type semiconductor region 5 is formed in an n-type semiconductor region 2 which is surrounded by a p-type semiconductor region 1, and thus a p-n junction portion 7 is formed. The silicide layers 6 are formed respectively at the lead-out portions of the metal electrodes 9 of both the diode Di1 area and the diode Di2 area, and thus strains are introduced only in the diode areas by volume shrinkage. That is, by the volume shrinkage occurred when forming the silicide layers, the strains are introduced only in the diode areas, and thus a structure, in which the lifetime of carriers are shortened and impedance is lowered, is obtained.

562 - 174975



⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 174975

@Int_Cl.4

識別記号

广内整理番号

匈公開 昭和62年(1987)7月31日

H OT L

29/80 29/46 29/80 29/91 C-8122-5F A-7638-5F

Z-8122-5F A-7638-5F

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称

半導体装置

20特 . 願 昭61-17114

砂出 願 昭61(1986)1月28日

73発 明 者

島

博 之 東京都港区芝5丁目33番1号

日本電気株式会社内

70発 明 者 萩 本 佳

東京都港区芝5丁目33番1号

日本電気株式会社内

包出 頣 人

日本電気株式会社

東京都港区芝5丁目33番1号

70ft 理 人 弁理士 内 原 平

鮫

1 発明の名称

半導体装置

特許請求の範囲

接合型電界効果トランジスタのゲートとソース との間にDーロ接合型ダイオードが逆方向で並列 に接続されている半導体装置において、紋 p − □ 接合型ダイオードが電極取り出し部にシリサイド 層を有するととを特徴とする半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特にエレクトレッ トコンデンサマイクロホン (以降ECMと呼ぶ) に使用する接合型電界効果トランジスタ(以降 J-FET と呼ぶ)に関するものである。

[従来の技術]

従来、この種のECM用 J-FET は第4図に示

すよりた使い方をされる。第4回において、音声 等がECMに入ると、ECMの振動板10が振動 し、その容量変化がJ-FETのゲートGに伝えら れ増幅する働きをする。このとき、J-FET の入 カインピーダンスを下げてECMの安定時間を早 める必要があり、第2図に示すようにゲートGと ソースSとの間にpーn接合型ダイオードDi 1 および Di 2 が逆方向・並列に接続された構成と なっていた。

ナなわち、ECM用J-FETは第5図に示すよ うに、電源 Vpo を投入すると、ゲートGの電位 Vo は時定数で、 でピーク値 Vomaxになった後、放電 されて定常値Vooになる。この時の時定数で、を 安定時間と呼んでいるが、ゲートG-ソースS間 にダイオードが挿入されていない場合には放電が ほとんどないため、安定時間は異常に長いものと たり、ECMが安定に働くまでに長時間を要する ことになる。

[発明が解決しよりとする問題点]

上述した従来のECM用 J-FET はゲートG-

BEST AVAILABLE COPY



特開昭62-174975(2)

ソース S間に挿入されたダイオードにより、ダイオードが挿入されていない場合よりは入力インピーダンスは低くなり安定時間は短くなっているが、製品によっては、7~10秒要しており、電源投入直後は出力が歪んでしまい電話機等に使用する場合は支障があった。

pーn接合ダイオードの電流一電圧特性(Vー I特性)は次式(1)のように扱わされ、ゲートGー ソースS間のインピーダンスも次式(1)で決定され るダイオードが逆方向に接続されたものとして考 えることができる。

$$I = qA \left(\frac{Dp}{Lp}p_n + \frac{Dn}{Ln}n_p\right) \left(exp\left(\frac{qV}{mkT}\right) - 1\right) - (1)$$

Aは接合面積、mは1~2の値をもつ定数、

Dp とDn は正孔と電子の拡散定数、

Lp = √Dp Tp は近孔の拡散距離、

Ln = 、Dnrnは電子の拡散距離、

pa は平衡状態における a 領域での正孔密度 ~ ni²/N_D、

もつたがる。③のキャリアのライフォイムを下げることは熱亞を入れる等により比較的容易であり、従来のECM用J―FETでも安定時間改善のため熱亞を入れたものもある。しかし熱亞を入れるということは、ダイオード部だけではなくJ―FET部にも歪が入ることになり、ノイズが大きくなってしまりという欠点がある。

[問題点を解決するための手段]

本発明の半導体装置は、接合型電界効果トランシスタのゲートとソースとの間にp-n接合型ダイオードが逆方向で並列に接続されている半導体 装置において、このp-n接合型ダイオードが電 極取り出し部にシリサイド層を有していることを 特徴としている。

[実施例]

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の縦断面構造図である。 J-FET 部、Di 1部、Di 2部を区分して 示してある。 J-FET 部は、P型半導体領域1に より取り囲まれたn型半導体領域2内にゲート領 np は平衡状態におけるP領域での電子密度 コロi²/NA、

ni は宝温 (300K) では ni ≃ 1.5 × 10 m/cm²,
Np, N₄ はドナーかよびアクセブタ濃度。
従来のECM用 J−FET の安定時間がやや長いと
いり問題は、p − n 接合ダイオードのインビーダ
ンスが高いといりことであり、インピーダンスを

① 接合面積▲を大きくする。

下げるには(1)式より、

- ③ p-n接合ダイオードのドナーおよびアクセ ブタ漫成Np およびNA を小さくする。
- ③ キャリアのライフタイム「p,「nをかさくする。

ととにより可能である。

しかしながら①の接合面積を大きくすることはコスト上不利であり、また容量も大きくなってしまう。また②のp-n接合ダイオードのドナー、アクセプタ機度Np,NAを小さくすることは、ダイオード部とJ-FET部との製造方法を変更したければならず、工程が複雑になり、コストupに

域となるP⁺ 型半導体領域5と、ソース8及びド レインDのオーミックコンダクト領域4とが形成 されている。ダイオードDi 1部はP型半導体領 城1により取り囲まれたコ型半導体領域2内にn⁺ 型オーミックコンタクト領域4が形成され、P型 半導体領域1とロ型半導体領域2とでPn接合部 7が形成されている。グイオードDi 2部はP型 半導体領域1により取り囲まれたコ型半導体領域 2 KP 型半導体領域5が形成され、n型半導体 領域2とP[↑] 選半導体領域5とでpn接合部7が 形成されている。ダイオードDi 1部、Di 2部 の金属電極9の取り出し部にはシリサイド層6が 形成され、ダイオード部にのみ体積収縮により歪 が入れられている。すなわち、シリサイド層形成 の際に起こる体徴収縮により、ダイオード部にの み歪を入れ、キャリアのライフタイム rp, rnを小 さくしてインピーダンスを下げた構造となってい る。

[発明の効果]

以上説明したように本発明は、ECM用J-FET

のゲートとソースとの間に逆方向で並列に接続されているp-n接合ダイオードの金属電極取り出し部にシリサイド層を形成することにより、ダイオード部にのみ歪を入れることができるため、キャリアのライフタイムでp,rnを小さくしてインピーダンスを下げることができ、ECMの安定時間を短くすることができる。また、J-FET部に

歪が入らないためにノイズも大きくならず、使い やすいECM用J-FET を得ることができるとい


4 図面の簡単な説明

う効果がある。

第1図は本発明の一実施例のECM用J-FETの経断面構造図、第2図はECM用J-FETの等価回路図、第3図は従来のECM用J-FETの縦断面構造図、第4図はECMの構成図、第5図はゲート電圧Vaの安定時間を説明するためのグラフである。

1 …… p 型半導体領域、2 …… n 型半導体領域、 3 …… p ・ 型ホーミックコンタクト領域、4 ……


BEST AVAILABLE COPY




n⁺ 型ホーミックコンタクト領域、5 ····· p⁺ 型 半導体領域、6 ····· シリサイド領域、7 ···· p n 接合部、8 ····・酸化膜、9 ····・・金属電優、10 ··· ・・・・振動板。

代理人 弁理士 内 原







BEST AVAILABLE COPY



